(19 日本国特許庁 (JP)

⑩特許出願公開

⑫公開特許公報(A)

昭59—193064

⑤Int. Cl.³ H 01 L 29/78 // H 01 L 29/60 識別記号

庁内整理番号 7377--5F ❸公開 昭和59年(1984)11月1日

発明の数 1 審査請求 未請求

(全 4 頁)

図高耐圧縦型トランジスタ装置

20特

願 昭58-67198

20出

頭 昭58(1983)4月15日

加発 明 者 田中義光

門真市大字門真1048番地松下電工株式会社内

切出 願 人 松下電工株式会社

門真市大字門真1048番地

個代 理 人 弁理士 松本武彦

明 細 曹

1. 発明の名称

商耐圧縦型トランジスク装置

2. 特許請求の範囲

3. 発明の詳細な説明

(技術分野).

この発明は高耐圧縦型トランジスタ装置に関するものである。

(背景技術)

半導体基板に、V字形の滴が形成されている縦形MOSトランジスタは、高周波用パワートランジスタとして優れた特性を有している。しかしながら、ドレイン電圧が高くなる。すなわち、第1 図に示すようにV字滿1の先端部(鎖線で囲まれた部分a)で電界が集中し、ゲート酸化酸2の絶縁破壊が生じるという難点があり、耐圧の向上は、破壊が生じるという難点があり、耐圧の向上は、大い大いないで、3 はンリコン基板、4 は P 形拡散層、5 は N 形拡散層、6 は ドレイン、7 は ソース、8 は ゲートである。

(発明の目的)

この発明は、縦型トランジスタ装置の耐圧の向 上を目的とする。

(発明の開示)

この発明は、半導体基板と、この半導体基板の 表面に形成されるV字溝と、このV字湖の内面お

特問昭 59-193064(2)

すなわち、上記のように源の両側に形成される 左右一対の拡散層のうち、最下層の拡散層を上記 のように構成することにより V 字満先端における 電界築中が大幅に緩和されるようになる。

つぎに、この発明を実施例にもとづいて詳しく 説明する。

第2図はこの発明の一実施例の構成図である。

この段型MOSトランジスタは、V字溝1の両側 の基板3の部分に形成される左右一対の拡散層4 . 5 のうち、最下層即ちP形拡散階 4 を、この渦 1 から所定の距離だけ離れたところから涡底 1 a を超えて下方に伸ばし、その下方に伸びた部分の 間隔を中央部で狭く設定している。それ以外の部 分は第1図のトランジスタと実質的に同じであり 同一部分に同一符号を付している。すなわち、こ のトランジスタは、鎖線で囲まれた部分Aがチャ ネル形成部分となり、鎖線で囲まれた部分BがV 字溝1の溝面とほぼ平行になつていてドレインと の接合を有する部分となつている。そして、鎖線 で囲まれた部分CがV字海Ⅰ先端の電界を緩和さ せる能力を育する部分で、下方に伸びた左右一対 のP形拡散層4の部分の間隔が最小になつている 部分を含み、この最小間隔部で、左右一対のP形 拡散層4の伸長部分に沿う空乏層を連続させて電 界を緩和させる。

この構成において、ソース 7 を接地し、ドレイン 6 に正の電圧を印加すると、P 形拡散層 4 に沿

う空乏層が拡大する。このとき、下方に伸びた左 右一対のP形拡散層4の部分に最小間隔部が存在 するため、第3図に示すように、左右一対のP形 拡散層 4 に沿う空芝層 1 1 がこの部分で連続し、 空乏層端 1 1 a は破線で示すようにほぼ平面的に なる。したがつてV字溝1の先端と空乏層端11 aとの距離が大になり、V字溝1先端での電界集 中が大幅に緩和され、従来のようなV字海Ⅰ先端 でのゲート絶縁破壊が防止されるようになる。第 3図において矢印は電子の流れを示す。また、 P N接合の空乏層11が上記のように平面的に連続 するため接合耐圧の向上効果も得られるようにな る。なお、このMOSトランジスクは、チャネル 形成部分(第2図の鎖線で囲まれた部分A)と高 耐圧構造部分(第2図の鎖線で囲まれた部分 C) とを独立させた構造としているため、チャネル形 成部分が高耐圧構造部分によつて影響を受けず、 チャネル長、周波数特性等に影響を受けない。

つぎに、上記縫型MOSトランジスタの製造の 一例について説明する。すなわち、第4図に示す

ように、N°/N°シリコン基板3に、P形拡散 眉4を拡散形成する。12は酸化膜である。つぎ に、第5図に示すようにドレインN形拡散層 13 を拡散形成する。そして、第6図に示すように、 さらに、前記P形拡散層4に一体化するP形拡散 盾14および前記N形拡散層5となるソースN・ 形拡散層15を拡散形成し、ヒドラジンまたはK OHを主成分とするエツチング液でトランジスタ 部分を第7図に示すようにV字形にエッチングし てV字滴1を形成する。つぎに、ゲート酸化,コ ンタクト窓あけおよび電極形成を行い第8図に示 すような縦型MOSトランジスタを得る。このよ うにして製造された縦型MOSトランジスタは、 チャネル形成部分となるP隔14 (第6図参照) と高耐圧用のP厝4とが独立して形成されるため 、チャネル長、周波数特性に全く影響を受けなく なる。

(発明の効果)

この発明の高耐圧縦型トランジスク装置は、以上のように構成されているため、 V 字海先端部分


での電界集中が大幅に級和され耐圧が著しく向上する。また、 P N 接合の空乏層が平面的に連続するため接合耐圧の向上効果も得られるようになる。 しかも、 商耐圧構造部分によつてチャネル形成部分が影響を受けないようになつているため、 素子特性が劣化することがない。


4. 図面の簡単な説明


第1図はこの発明の基礎となるトランジスタの 構成図、第2図はこの発明の一実施例の構成図、 第3図はその動作説明図、第4図ないし第8図は 同じくその製造説明図である。

1 … V字海 2 … ゲート酸化膜 3 … 基板 4 … P形拡散層 5 … N形拡散層 6 … ドレイン 7 … ソース 8 … ゲート 1 1 … 空乏層 1 1 a … 空乏層端

代理人 弁理士 松 本 武 彦









1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-193064

(43)Date of publication of

01.11.1984

application:

(51)Int.CI.

H01L 29/78

// H01L 29/60

(21)Application

58-067198

(71)

MATSUSHITA ELECTRIC

number:

Applicant: WORKS LTD

(22)Date of filing:

15.04.1983


(72)Inventor: TANAKA YOSHIMITSU

(54) HIGH WITHSTAND VOLTAGE VERTICAL TYPE TRANSISTOR DEVICE

(57) Abstract:

PURPOSE: To obtain the titled device by a method wherein the interval between a pair of diffused layers extending downward from the bottom of a V-groove of an Si substrate is made narrow at a part.

CONSTITUTION: An opening is bored in an oxide film 12 on the N-/N+ Si substrate 3, and a P-layer 4 and a drain layer 13 are successively diffused. Further, a Player 14 and an N+ layer 15 are diffused in an integral body to the layer 4, and then the V-groove 1 is formed with a solution whose main constituent is KOH. Next. when a vertical type MOS transistor is completed by gate oxidation and forming connection holes and electrodes 2, 7, the P-layer 14 at the channel forming part and the P-layer 4 for high withstand voltage are formed independently, therefore this device is not at all influenced by the channel length and frequency characteristics. Besides, a depletion layer along the extension part of a pair of the layers 4 right and left is made continuous at the minimum interval part of the Player 4. Accordingly, the field concentration at the tip of



the groove is largely alleviated, resulting in the remarkable improvement of the withstand voltage.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office